台积电更新 SoIC 3D 芯片封装堆叠技术路线图:2029 年互连间距缩至 4.5μm - 钛刻 - 科技风向旗 - 深度刻画技术趋势,引领数字未来 - 钛刻科技 | TCTI.cn

台积电更新 SoIC 3D 芯片封装堆叠技术路线图:2029 年互连间距缩至 4.5μm - 钛刻 - 科技风向旗 - 深度刻画技术趋势,引领数字未来 - 钛刻科技 | TCTI.cn - 钛刻 (TCTI.cn) 为您提供最前沿的硬核科技资讯、深度评测和未来技术趋势分析。

共 1 篇相关文章

台积电更新 SoIC 3D 芯片封装堆叠技术路线图:2029 年互连间距缩至 4.5μm

IT之家 4 月 30 日消息,在北美技术研讨会上,台积电更新公布 SoIC 3D 堆叠技术路线图,明确了未来几年的技术演进方向。 台积电计划缩小现有的 6μm 互连间距,目标到 2029 年缩小至 4.5μm。 IT之家注:SoIC 全称 System on Integrate

tech www.ithome.com 2026-04-30 15:32:59+08:00